Nova especificação sucederá ao PCI-Express 5.0, finalizada em 2019
Nesta semana, Al Yanes, presidente da organização de padrões PCI-Special Interest Group, disse ao The Register que a especificação final para PCI-Express 6.0 deverá sair neste final de ano ou no início de 2022. Um padrão-chave definido para dobrar as velocidades de transferência de dados entre os principais componentes dos computadores será finalizado em questão de meses, segundo o site.
PCIe normalmente conecta microprocessadores, GPUs, dispositivos IO e armazenamento de dados em sistemas que variam de PCs domésticos a servidores em nuvem para alguns dispositivos incorporados. O PCI-SIG está em fase final de aprovação da especificação e lançou na última quinta-feira (07) o que pode ser sua última revisão, a versão 0.9.
A nova especificação sucederá ao PCI-Express 5.0, finalizada em 2019.
“A regra é que normalmente vemos produtos utilizando a arquitetura PCIe mais recente de 12 a 18 meses após o lançamento da especificação final”, disse Yanes.
A especificação 6.0 suporta até 64 gigatransfers por segundo, o que em termos práticos significa até 128 GB/s por direção em uma configuração x16, que é o dobro do PCIe 5.0. Em comparação, diz o The Register, PCI-Express 1.0, que foi lançado em 2003, tinha uma taxa de transferência de 2,5 GT/s, que se traduz em 4 GB/s por direção com x16.
PCI-Express 6.0 será compatível com as gerações anteriores, segundo fontes do The Register. As atualizações para os padrões PCI-Express ocorreram em incrementos de dois anos desde o PCIe 4.0, que foi ratificado em 2017.
As taxas de transferência mais rápidas são necessárias devido ao aumento de aplicativos com fome de dados que incluem inteligência artificial, disse Yanes.
“Os recursos de largura de banda da tecnologia PCIe 6.0 são mais adequados para aplicativos de ponta no momento… aceleradores, machine learning e aplicativos HPC que precisam de alta largura de banda de E/S”, disse ele.
O protocolo ganhou um mecanismo de correção de erros de dados de baixa latência, denominado correção de erros direta (FEC), além do CRC, para viabilizar o aumento da largura de banda, diz a publicação, que complementa que o protocolo usa a codificação PAM-4, que é vista em Fast Ethernet e GDDR6X.
Segundo o The Register, um porta-voz da Intel se recusou a comentar quando acrescentaria suporte PCIe 6.0 a seus componentes, embora tenha dito que estava suportando PCIe 5.0 nos próximos processadores de codinome Alder Lake. Sapphire Rapids e Ponte Vecchio também suportarão PCIe 5.0. Caso contrário, as peças Intel Xeon e Core de 11ª geração suportam PCIe 4.0.
Um porta-voz da Nvidia também se recusou a comentar quando traria o suporte PCIe 6.0. Os chips da empresa, como o BlueField-3 DPU para data centers, podem lidar com PCIe 5.0. A AMD não respondeu a um pedido de comentário. Os chips de desktop e data center mais recentes da empresa suportam PCIe 4.0, observamos.
A alta demanda de semicondutores também está na mira do PCI-SIG. “Vimos um enorme interesse em soluções automotivas e formamos um novo grupo de trabalho técnico PCIe para focar em como aumentar a adoção da tecnologia PCIe na indústria automobilística devido ao aumento da demanda por largura de banda nesse ecossistema”, disse Yanes.
Com informações de The Register
